FPGA概念理解之：ZYNQ、PS、PL、APU、ARM、SOC、URAT、GPIO...

ARM(Advanced RISC Machine)處理器是英國(guó)Acorn有限公司設(shè)計(jì)的低功耗成本的第一款RISC微處理器。

ARM處理器本身是32位設(shè)計(jì)，但也配備16位指令集，一般來(lái)講比等價(jià)32位代碼節(jié)省達(dá)35%，卻能保留32位系統(tǒng)的所有優(yōu)勢(shì)。

RISC（Reduced Instruction Set Computer，精簡(jiǎn)指令集計(jì)算機(jī)）

SOC(System on Chip)系統(tǒng)級(jí)芯片，或稱(chēng)為片上系統(tǒng)，意指它是一個(gè)產(chǎn)品，是一個(gè)有專(zhuān)用目標(biāo)的集成電路，其中包含完整系統(tǒng)并有嵌入軟件的全部?jī)?nèi)容。同時(shí)它又是一種技術(shù)，用以實(shí)現(xiàn)從確定系統(tǒng)功能開(kāi)始，到軟/硬件劃分，并完成設(shè)計(jì)的整個(gè)過(guò)程。

FPGA(Field Programmable Gate Array)，現(xiàn)場(chǎng)可編程邏輯門(mén)陣列。

ZYNQ系列是Xilinx2010.4推出的行業(yè)第一個(gè)可擴(kuò)展處理平臺(tái)。

賽靈思可擴(kuò)展處理平臺(tái)芯片硬件的核心本質(zhì)就是將通用基礎(chǔ)雙ARMCortex-A9MPCore處理器系統(tǒng)作為“主系統(tǒng)”，結(jié)合低功耗28nm工藝技術(shù)，以實(shí)現(xiàn)高度的靈活性、強(qiáng)大的配置功能和高性能。由于該新型器件的可編程邏輯部分基于賽靈思28nm7系列FPGA，因此該系列產(chǎn)品的名稱(chēng)中添加了“7000”，以保持與7系列FPGA的一致性，同時(shí)也方便日后本系列新產(chǎn)品的命名。

Zynq-7000為何不是FPGA？

Zynq-7000可擴(kuò)展處理平臺(tái)是采用賽靈思新一代FPGA（Artix-7與Kintex-7FPGA）所采用的同一28nm可編程技術(shù)的最新產(chǎn)品系列。可編程邏輯可由用戶(hù)配置，并通過(guò)“互連”模塊連接在一起，這樣可以提供用戶(hù)自定義的任意邏輯功能，從而擴(kuò)展處理系統(tǒng)的性能及功能。不過(guò)，與采用嵌入式處理器的FPGA不同，Zynq-7000產(chǎn)品系列的處理系統(tǒng)不僅能在開(kāi)機(jī)時(shí)啟動(dòng)，而且還可根據(jù)需要配置可編程邏輯。采用這種方法，軟件編程模式與全功能的標(biāo)準(zhǔn)ARM處理SoC毫無(wú)二致。

ZYNQ，往大了說(shuō)，就是兩大功能模塊：

直白說(shuō)，就是ARM的SOC部分；和FPGA部分

PS(Processing System)處理系統(tǒng)，就是與FPGA無(wú)關(guān)的ARM的SOC的部分

PL(Programmable Logic)可編程邏輯，就是FPGA部分。

之所以叫PL，而不是直接叫FPGA，主要是考慮到讓搞軟件的人理解方便。

APU(Application Processor Unit)，應(yīng)用處理器單元。

位于PS里面的中心位置。其內(nèi)包含：

也就是，處理器核心部分

TTC(Triple Time Counter)，有三個(gè)獨(dú)立通道的計(jì)數(shù)器，可以獨(dú)立計(jì)數(shù)。掛在APB上，為系統(tǒng)或外設(shè)提供定時(shí)或計(jì)數(shù)服務(wù)。

看門(mén)狗定時(shí)器，有兩個(gè)， 分別監(jiān)視ARM-Cortex A9用的。 如果軟件跑飛，無(wú)法清定時(shí)器，一段時(shí)間后，看門(mén)狗就復(fù)位。

系統(tǒng)級(jí)看門(mén)狗定時(shí)器， 這個(gè)看門(mén)狗的時(shí)鐘和復(fù)位信號(hào)，都可以來(lái)自于芯片外部， 這樣，即使系統(tǒng)有嚴(yán)重故障，比如時(shí)鐘頻率本身都有問(wèn)題了，仍然可以通過(guò)與系統(tǒng)無(wú)關(guān)的外部信號(hào)計(jì)數(shù)，計(jì)數(shù)滿(mǎn)就復(fù)位。

SCU(Snoop Control Unit)， 用來(lái)保持雙核之間的數(shù)據(jù)Cache的一致性。 也就是是說(shuō)，第一個(gè)A9處理器寫(xiě)存儲(chǔ)時(shí)，只是寫(xiě)在了緩存里，沒(méi)有進(jìn)主存， 如果第二個(gè)A9讀作，涉及到第一個(gè)寫(xiě)臟了的數(shù)據(jù)段， SCU要保證第二個(gè)A9的緩存里是最新的數(shù)據(jù)。 如果第二個(gè)A9寫(xiě)同樣數(shù)據(jù)段的數(shù)據(jù)，需要在第一個(gè)中體現(xiàn)出寫(xiě)的內(nèi)容。 SCU的存在，才使得兩個(gè)核成互相聯(lián)系的“雙核”，才能成為MPsoc。